Тестване на интегрални схеми

Основното предимство на анализа на имунитета на устройство на ниво интегрална схема (ИС) е, че такова изследване не изисква да се взема предвид влиянието на конструкцията на устройството върху електромагнитната съвместимост (ЕМС). Този анализ включва, например, проектирането на печатната платка (PCB), естеството и наличието на конектора и корпуса. В статията е описана връзката между тестовете на ниво устройство и на ниво интегрална схема (ИС).

Въведение

Осигуряването на съответствие с изискванията за ЕМС става все по-трудна задача. Технологичният напредък позволи намаляване на размера на компонентите, но също така създаде специфично предизвикателство – контролиране на имунитета на устройството към електромагнитни смущения.

Текущите изисквания за имунитет значително увеличават разходите за проектиране и производство на устройството. Въпреки това, тестването на имунитета на компонентно ниво (т.е. интегрални схеми) улеснява идентифицирането и предприемането на коригиращи мерки. Резултатите от тестовете за имунитет позволяват предварителен подбор на конкретни интегрални схеми (включително ASIC-и) за по-нататъшна разработка на продукта. Освен това те могат да бъдат включени в анализа на интегралните схеми и да допринесат за оптимизирането на компонентите.

Въпреки че вече съществуват процедури за тестове в индустрията, които са позволили натрупването на обширен опит в оценката на имунитета на интегралните схеми, концепцията зад настоящия метод на тестване въвежда определена промяна. Тя включва прилагането на смущаващи импулси директно върху изводите на тестваните интегрални схеми. Формата и амплитудата на приложените смущения са специално подбрани, за да симулират типични явления, на които интегралната схема би била изложена по време на стандартен тест за имунитет на устройството или при работа в смущаваща среда.

По време на работа техническото оборудване, обектите и устройствата обикновено се захранват с пулсиращи смущаващи сигнали. Следователно стандартните тестове на устройствата симулират, например, генериране на искра при контакт на ключ (burst) или електростатичен разряд (ESD).

При стандартния метод на тестване имунитетът се наблюдава в активен режим (т.е. поведението на работещи интегрални схеми, захранвани с напрежение). Критерият за преминаване на теста е безпроблемната работа на интегралната схема.

Външните влияния или самият тест могат да причинят напрежения и токове, които значително надвишават максимално зададените стойности за интегралните схеми. Анализът на имунитета на ниво интегрална схема има предимството, че не изисква да се взема предвид влиянието на конструкцията на устройството върху ЕМС. Това включва, например, проектирането на PCB, типа и наличието на конектор или дизайна на корпуса. Освен това по време на тестове за имунитет на ниво ИС ефектите от смущенията са по-слабо изразени в сравнение с тестовете на цялото устройство – което води до по-добра повторяемост на резултатите от тестовете. В тази статия е описана връзката между тестовете на устройства и тестовете на ниво пинове на интегрални схеми.

Тестване на устройства

Поради непрекъснатия растеж на дигитализацията и широко разпространената употреба на електронни компоненти, много устройства изискват висок ниво на имунитет. Особено важно е да се извършват тестове за имунитет срещу импулсни смущения при изследване на технически обекти и устройства. Това се дължи на факта, че по време на работа и стандартна употреба те ще бъдат изложени на импулсни смущения.

Фигура 1. Времева крива на burst импулса (тест за имунитет при бързи преходни смущения) съгласно IEC 61000-4-4

Фигура 2. Времева крива на ESD импулса (тест за имунитет срещу електростатичен разряд) съгласно IEC 61000-4-2

Подходящите смущаващи импулси (burst и ESD) в тестовете за имунитет са описани в следните стандарти: IEC 61000-4-4 „Тест за имунитет срещу електрически бързи преходни смущения/burst“ и IEC 61000-4-2 „Тест за имунитет срещу електростатичен разряд (ESD)“:

С изходна импеданс 50 Ω към устройството се прилагат импулси с минимално напрежение ±2 kV, с време на изкачване 5 ns и време на спадане 50 ns (половина амплитуда – виж Фигура 1). Тези импулси формират BURST импулсите. С изходна импеданс 330 Ω към устройството се прилагат импулси с поне ±6 kV, с време на изкачване 0,7 ns и време на спадане 5 ns (половина амплитуда – Фигура 2).

Основни принципи на тестването за смущения на устройство

За да се тества имунитетът, към устройството се прилага смущение под формата на импулс както на предназначеното за това място, така и независимо от него. Основното смущаващо напрежение u(t) (ESD или burst), приложено към устройството, причинява протичане на пулсиращ смущаващ ток i(t) през устройството (Фигура 3). Трябва да се разгледат отделно двата основни механизма – магнитно свързване и свързване чрез електрическо поле (E-поле), въпреки че те протичат едновременно.

1. Свързване чрез магнитно поле H (индуктивно)

Смущението от магнитното поле H(t) се образува около проводника, по който тече смущаващият ток i(t). Колкото по-ниско е съпротивлението на първичната верига, толкова по-голям е токът и съответно по-силно е магнитното поле H.

Идеално силата на полето около прав проводник се определя по формула (1):



Магнитните смущения проникват през устройството и околните компоненти, както и през печатните платки. Проводниковите намотки се намират на PCB-та или в компонентите (напр. ИС, Фигура 3). Магнитните смущения генерират вторично смущаващо напрежение u_sec(t) през индуктивността L – виж формула (2):



Това смущаващо напрежение може потенциално да възникне, например, в вътрешните вериги на интегралната схема, което може да причини повреди в работата на този компонент.

2. Свързване чрез електрическо поле

Основният смущаващ импулс (ESD или burst) на напрежението u(t), приложен към устройството, причинява спад на напрежението през сборката (Фигура 4). Електрическото поле E(t) се получава от разликата в напрежението по наблюдаваната геометрия. Колкото по-високо е съпротивлението на първичния токов път, толкова по-голяма е разликата в напрежението и съответно по-силно е електрическото поле E. Електрическото поле пренася смущения като ток на преместване i(t) във вторични намотки, като сигнални кабели и/или изводи на интегралната схема, чрез капацитивно свързване. Този процес протича чрез свързващата капацитивност C, която е в диапазона на фемтофаради (fF) – виж формула (3). Смущаващото напрежение се генерира през вътрешното съпротивление на вторичната намотка от капацитивно свързания ток i(t). Това смущаващо напрежение може да присъства на извод на интегралната схема и да задейства смущения в работата ѝ.



В двата случая (свързване, предизвикано от магнитно или електрическо поле), смущението се намалява с коефициент единица (коефициент на устройството) при преминаване от първичната смущаваща верига към вторичната намотка и се намира върху активната електронна система (напр. интегрална схема). Смущаващите напрежения от 6 kV, които обикновено възникват при тестове за ESD на устройства, се намаляват до стойности в диапазона от 0,1 V до няколкостотин волта. Това спадане зависи от съпротивлението в първичните и вторичните смущаващи вериги.

Интегралните схеми, монтирани на печатна платка, са изложени на магнитни полета H(t) и електрически полета E(t).

Фигура 3. Механизми на магнитно поле за свързване в електрическо устройство

Фигура 4. Механизми на свързване чрез електрическо поле в електрическо устройство

Фигура 5. Модел на свързване към интегралната схема чрез магнитно поле

Магнитно (индуктивно) свързване в интегралните схеми

Плътността на магнитния поток Bst(t) прониква в най-малките проводникови намотки (напр. между интегралната схема и свързания компенсиращ кондензатор – Фигура 5). Верижният ток Ust се индуцира в намотката от магнитния поток Φ, както е описано във формули (4) и (5):



Напрежението Ust доставя смущаващ ток към интегралната схема. Импедансът на този източник на смущения е нисък поради формирането на сигнала в проводниковата намотка. Това може да доведе до формиране на токове с висока интензивност Ist(t).

Свързване чрез електрическо поле E (капацитивно) в интегралните схеми

Интензитетът на електрическото поле E(t) или токът на преместване D(t), свързан с проводящата повърхност, генерира смущения Ist(t) в проводника (Фигура 6). Тези смущения причиняват повишение на напрежението Ust(t) върху проводящата повърхност, което може да изкриви логическите сигнали, предавани през пистите. Токът на преместване Ist(t) може също да се разпространи към интегралните схеми и да задейства допълнителни смущения. Източникът на смущения от тип „електрическо поле“ има високо съпротивление.

Фигура 6. Модел на свързване към интегралната схема чрез електрическо поле

Фигура 7. Пример за оценка на смущаващото напрежение на извод на интегрална схема по време на свързване на електрически смущаващи полета

Симулация

Следващите симулации (Фигури 7...11) са базирани на определени опростявания. Във Фигура 7 генерирането на импулса ESD е значително опростено. Еквивалентната верига е базирана на принципите на капацитивно свързване, показани във Фигура 4.

Оценка на смущаващото напрежение върху интегралната схема

Положителен смущаващ импулс с амплитуда 6 kV се вкарва като контактно разреждане в първичната смущаваща верига (Фигура 7). Пиково смущаващо напрежение (Ust) от 1,4 kV се генерира върху първичното съпротивление R1 (Фигура 8). Смущаващо напрежение от 13,5 V остава в контакт с високоимпедансния извод на интегралната схема чрез капацитивно свързване (свързване чрез електрическо поле) чрез C1. Импедансът на първичната смущаваща верига може да бъде значително по-висок (1 kΩ), което води до смущаващо напрежение на извода на интегралната схема, което надвишава 100 V, което представлява сериозен риск от превишаване на максимално допустимите стойности на интегралните схеми.

Режими на свързване

Типът свързване зависи също от съотношението на изходния импеданс към товарния импеданс, т.е. входния импеданс на интегралната схема.

Фигура 8. Крива и пикови стойности на свързаното смущаващо напрежение в първичните и вторичните вериги

Фигура 9. Еквивалентна верига на диференциращи ефекти от свързване на смущения чрез електрическото поле

Свързване чрез електрическо поле E (капацитивно)

С време на покачване 1 ns, което води до максимална честота на предаване от 1 GHz, се приема, че капацитивната свързаност C1 е равна на 1 pF. Импедансът X на тази капацитивност тогава приема стойност 159 Ω. Когато входното съпротивление на интегралната схема е 10 kΩ, то е много по-голямо от изходното съпротивление (импеданса на C1).
В резултат на това съседният смущаващ импулс върху R2 (на интегралната схема) има същата форма на вълната като оригиналния смущаващ импулс. Това причинява пропорционално делене на напрежението чрез капацитивния делител C1, C2.



Изцяло различни условия възникват, когато товарният импеданс е по-нисък от изходния импеданс. Следният пример приема R2 = 100 Ω, C1 = 10 fF.



При тези условия основният смущаващ импулс се разграничва в интегралната схема (Фигури 9 и 10).

Свързване чрез магнитно поле H

В случай на свързване с H полето, условията са обратни. В празен ход:

Ric » Xss се диференцира,

Ric ‹ Xss се разделя по ток.

Обобщение на механизмите на свързване е показано на Фигура 11. За свързване чрез H полето се предполага трансформаторна еквивалентна верига с основна индуктивност (Lh) и утечна индуктивност (Ls).



Фигура 10. Крива, диференцираща ефектите от свързване на смущения чрез електрическото поле

Фигура 11. Работни области на механизмите за свързване към интегралната схема: деление/диференциране на токове и напрежения