Testen von integrierten Schaltungen

Der Hauptvorteil der Analyse der Störfestigkeit eines Geräts auf der Ebene des integrierten Schaltkreises (IC) besteht darin, dass bei einer solchen Untersuchung der Einfluss der Konstruktion des betreffenden Geräts auf die elektromagnetische Verträglichkeit (EMV) nicht berücksichtigt werden muss. Diese Analyse umfasst beispielsweise das Design der Leiterplatte (PCB), die Art und Verfügbarkeit des Steckverbinders sowie das Gehäuse. Der Artikel beschreibt die Beziehung zwischen Tests auf Geräteebene und auf integrierter Schaltkreisebene.

Einleitung

Die Einhaltung von EMV-Normen wird zu einer immer anspruchsvolleren Aufgabe. Der technologische Fortschritt hat die Verkleinerung der Bauteile ermöglicht, aber auch eine spezifische Herausforderung geschaffen – die Kontrolle der Störfestigkeit eines Geräts gegenüber elektromagnetischen Störungen.

Die aktuellen Anforderungen an die Störfestigkeit erhöhen die Kosten für Geräteentwicklung und -herstellung erheblich. Das Testen der Störfestigkeit auf Komponentenebene (d.h. bei integrierten Schaltkreisen) erleichtert jedoch die Identifikation und das Ergreifen von Korrekturmaßnahmen. Die Ergebnisse der Störfestigkeitstests erlauben eine vorläufige Auswahl bestimmter integrierter Schaltkreise (einschließlich ASICs) für die weitere Produktentwicklung. Außerdem können sie in die Analyse der integrierten Schaltkreise einfließen und zur Optimierung der Bauteile beitragen.

Obwohl es in der Industrie bereits Testverfahren gibt, die umfangreiche Erfahrungen bei der Bewertung der Störfestigkeit integrierter Schaltkreise ermöglicht haben, bringt das Konzept der aktuellen Testmethode eine gewisse Veränderung mit sich. Dabei werden Störimpulse direkt auf die Pins der getesteten integrierten Schaltkreise angewendet. Die Form und Amplitude der angelegten Störungen sind speziell ausgewählt, um typische Phänomene zu simulieren, denen ein integrierter Schaltkreis während eines standardmäßigen Gerätestörungstests oder im Betrieb in einer gestörten Umgebung ausgesetzt wäre.

Im Betrieb werden technische Geräte, Objekte und Anlagen üblicherweise von gepulsten Störsignalen gespeist. Daher simulieren Standardgerättests beispielsweise Funkenbildung an einem Schaltkontakt (Burst) oder elektrostatische Entladung (ESD).

Beim Standardtestverfahren wird die Störfestigkeit im aktiven Betrieb beobachtet (d.h. das Verhalten von betriebenen integrierten Schaltkreisen, die mit Spannung versorgt werden). Das Testkriterium für das Bestehen ist das störungsfreie Funktionieren des integrierten Schaltkreises.

Umwelteinflüsse oder der Test selbst können Spannungen und Ströme verursachen, die die maximal spezifizierten Werte für integrierte Schaltkreise deutlich überschreiten. Die Analyse der Störfestigkeit auf IC-Ebene hat den Vorteil, dass der Einfluss der Gerätekonstruktion auf die EMV nicht berücksichtigt werden muss. Dazu gehören beispielsweise das Leiterplattendesign, der Steckverbindertyp und dessen Verfügbarkeit oder das Gehäusedesign. Darüber hinaus sind bei Tests auf IC-Ebene die Störungseinflüsse weniger ausgeprägt als bei Tests am gesamten Gerät – was zu einer besseren Wiederholbarkeit der Testergebnisse führt. Dieser Artikel beschreibt die Verbindung zwischen Gerätetests und Pin-Level-Tests integrierter Schaltkreise.

Gerätetests

Aufgrund des kontinuierlichen Wachstums der Digitalisierung und der weit verbreiteten Verwendung elektronischer Bauteile benötigen viele Geräte ein hohes Maß an Störfestigkeit. Es ist besonders wichtig, Impulsstörfestigkeitstests bei der Untersuchung technischer Objekte und Geräte durchzuführen. Dies liegt daran, dass diese während des Betriebs und der Standardanwendung Impulsstörungen ausgesetzt sind.

Abbildung 1. Zeitverlauf des Burst-Impulses (Schnell-Impuls-Störfestigkeitstest) gemäß IEC 61000-4-4

Abbildung 2. Zeitverlauf des ESD-Impulses (Elektrostatische Entladung Störfestigkeitstest) gemäß IEC 61000-4-2

Die entsprechenden Störimpulse (Burst und ESD) in Störfestigkeitstests sind in den folgenden Normen beschrieben: IEC 61000-4-4 „Elektrische Schnell-Impuls/Burst-Störfestigkeitstest“ und IEC 61000-4-2 „Elektrostatische Entladung (ESD) Störfestigkeitstest“:

Bei einer Quellenimpedanz von 50 Ω werden Impulse mit einer Mindestspannung von ±2 kV an das Gerät angelegt, mit einer Anstiegszeit von 5 ns und einer Abfallzeit von 50 ns (Halbwertsbreite – siehe Abbildung 1). Diese Impulse bilden die BURST-Impulse. Bei einer Quellenimpedanz von 330 Ω werden Impulse von mindestens ±6 kV an das Gerät angelegt mit einer Anstiegszeit von 0,7 ns und einer Abfallzeit von 5 ns (Halbwertsbreite – Abbildung 2).

Grundprinzipien des Störungstests von Geräten

Zur Prüfung der Störfestigkeit wird dem Gerät eine Störung in Form eines Impulses zugeführt, sowohl an seiner vorgesehenen Stelle als auch unabhängig davon. Der auf das Gerät angelegte primäre Störimpuls (ESD oder Burst) mit der Spannung u(t) verursacht einen gepulsten Störstrom i(t), der durch das Gerät fließt (Abbildung 3). Zwei grundlegende Mechanismen – magnetische Kopplung und elektrische Feldkopplung (E-Feld) – treten zwar gleichzeitig auf, sollten jedoch einzeln betrachtet werden.

1. Magnetfeldkopplung H (induktiv)

Das magnetische Feld H(t) bildet sich um den Leiter, der den Störstrom i(t) führt. Je niedriger die Impedanz des Primärkreises, desto höher der Stromfluss und somit auch das stärkere Magnetfeld H.

Idealerweise wird die Feldstärke um einen geraden Leiter durch die Formel (1) bestimmt:



Magnetfeldstörungen dringen durch das Gerät und umliegende Komponenten sowie durch Leiterplatten hindurch. Leiterkreise befinden sich auf PCBs oder in Bauteilen (z.B. IC, Abbildung 3). Magnetfeldstörungen erzeugen eine sekundäre Störspannung u_sec(t) an der Induktivität L – siehe Formel (2):



Diese Störspannung kann beispielsweise in den internen Schaltungen des integrierten Schaltkreises auftreten und Fehlfunktionen dieses Bauteils verursachen.

2. Elektrische Feldkopplung

Der grundlegende Störimpuls (ESD oder Burst) der Spannung u(t), der dem Gerät zugeführt wird, verursacht einen Spannungsabfall über die Baugruppe (Abbildung 4). Das elektrische Feld E(t) ergibt sich aus dem Spannungsunterschied entlang der betrachteten Geometrie. Je höher die Impedanz des primären Strompfades, desto größer der Spannungsunterschied und somit das höhere resultierende E-Feld. Das E-Feld überträgt Störungen als Verschiebungsstrom i(t) in Sekundärschleifen, wie Signalleitungen und/oder Pins des integrierten Schaltkreises, durch kapazitive Kopplung. Dieser Vorgang erfolgt über die Kopplungskapazität C, die im fF-Bereich liegt – siehe Formel (3). Die Störspannung wird durch den kapazitiv gekoppelten Strom i(t) über den Innenwiderstand der Sekundärschleife erzeugt. Diese Störspannung kann am Pin des integrierten Schaltkreises auftreten und Störungen im Betrieb auslösen.



In beiden Fällen (Kopplung durch Magnetfeld oder E-Feld) wird die Störung beim Übergang vom primären Störkreis zur Sekundärschleife, die sich im aktiven elektronischen System (z.B. dem integrierten Schaltkreis) befindet, um einen Faktor eins (Gerätefaktor) reduziert. Interferenzspannungen von 6 kV, die typischerweise bei ESD-Gerätetests auftreten, werden auf Werte von 0,1 V bis mehreren hundert Volt reduziert. Dieser Abfall hängt von der Impedanz in den primären und sekundären Störkreisen ab.

Integrierte Schaltkreise, die auf einer Leiterplatte montiert sind, sind Magnetfeldern H(t) und elektrischen Feldern E(t) ausgesetzt.

Abbildung 3. Mechanismen der Magnetfeldkopplung in einem elektrischen Gerät

Abbildung 4. Mechanismen der E-Feldkopplung in einem elektrischen Gerät

Abbildung 5. Modell der Kopplung an den integrierten Schaltkreis durch das Magnetfeld

Magnetfeld-(induktive) Kopplung in integrierten Schaltkreisen

Die magnetische Flussdichte Bst(t) dringt in die kleinsten Leiterkreise ein (z.B. zwischen dem integrierten Schaltkreis und dem angeschlossenen Entkopplungskondensator – Abbildung 5). Eine Spannung Ust wird durch den magnetischen Fluss Φ im Schaltkreis induziert, wie in (4) und (5) beschrieben:



Die Spannung Ust versorgt den integrierten Schaltkreis mit einem Störstrom. Die Impedanz dieser Störquelle ist aufgrund der Signalerzeugung im Leiterkreis niedrig. Dies kann zur Bildung von hochintensiven Strömen Ist(t) führen.

Elektrische Feld E (kapazitive) Kopplung in integrierten Schaltkreisen

Die elektrische Feldstärke E(t) oder der Verschiebungsstrom D(t), der mit der leitfähigen Oberfläche verbunden ist, erzeugt Störungen Ist(t) im Leiter (Abbildung 6). Diese Störungen verursachen einen Spannungsanstieg Ust(t) auf der leitfähigen Oberfläche, der Logiksignale, die über Leiterbahnen übertragen werden, verzerren kann. Der Verschiebungsstrom Ist(t) kann auch zu integrierten Schaltkreisen gelangen und weitere Störungen auslösen. Die Störquelle vom Typ „elektrisches Feld“ besitzt eine hohe Impedanz.

Abbildung 6. Modell der Kopplung an den integrierten Schaltkreis durch das E-Feld

Abbildung 7. Beispiel zur Abschätzung der Störspannung am Pin des integrierten Schaltkreises bei Kopplung elektrischer Störfelder

Simulation

Die folgenden Simulationen (Abbildungen 7...11) basieren auf bestimmten Vereinfachungen. In Abbildung 7 wurde die Erzeugung des ESD-Impulses erheblich vereinfacht. Der Ersatzschaltkreis basiert auf den Prinzipien der kapazitiven Kopplung, die in Abbildung 4 dargestellt sind.

Abschätzung der Störspannung am integrierten Schaltkreis

Ein positiver Störimpuls mit einer Amplitude von 6 kV wird als Kontaktentladung in den primären Störkreis eingespeist (Abbildung 7). Eine Spitzenstörspannung (Ust) von 1,4 kV wird an der Primärimpedanz R1 erzeugt (Abbildung 8). Durch kapazitive Kopplung (E-Feld-Kopplung) über C1 verbleibt eine Störspannung von 13,5 V am hochohmigen Pin des integrierten Schaltkreises. Die Impedanz des primären Störkreises kann deutlich höher sein (1 kΩ), wodurch die Störspannung am Pin des integrierten Schaltkreises 100 V überschreiten kann, was ein ernsthaftes Risiko für das Überschreiten der maximal zulässigen Werte der integrierten Schaltkreise darstellt.

Kopplungsarten

Die Art der Kopplung hängt auch vom Verhältnis der Quellimpedanz zur Lastimpedanz ab, also der Eingangsimpedanz des integrierten Schaltkreises.

Abbildung 8. Kurven- und Spitzenwerte der gekoppelten Störspannung in den Primär- und Sekundärkreisen

Abbildung 9. Ersatzschaltkreis der differenzierenden Effekte der Störkopplung durch das elektrische Feld

Elektrische Feld E (kapazitive) Kopplung

Bei einer Anstiegszeit von 1 ns, was einer maximalen Übertragungsrate von 1 GHz entspricht, wird angenommen, dass die Kopplungskapazität C1 1 pF beträgt. Die Impedanz X dieser Kapazität nimmt dann den Wert von 159 Ω an. Wenn der Eingangswiderstand des integrierten Schaltkreises 10 kΩ beträgt, ist dieser deutlich größer als der Quellwiderstand (die Impedanz von C1).
Dadurch hat der benachbarte Störimpuls auf R2 (am integrierten Schaltkreis) die gleiche Wellenform wie der ursprüngliche Störimpuls. Dies führt zu einer proportionalen Spannungsaufteilung über den kapazitiven Teiler C1, C2.



Ganz andere Bedingungen ergeben sich, wenn die Lastimpedanz kleiner als die Quellimpedanz ist. Im folgenden Beispiel wird R2 = 100 Ω, C1 = 10 fF angenommen.



Unter diesen Bedingungen wird der Hauptstörimpuls im integrierten Schaltkreis unterschieden (Abbildungen 9 und 10).

Magnetfeld H Kopplung

Im Fall der Kopplung mit dem H-Feld kehren sich die Bedingungen um. Im Leerlauf:

Ric » Xss wird differenziert,

Ric ‹ Xss wird stromgeteilt.

Eine Zusammenfassung der Kopplungsmechanismen zeigt Abbildung 11. Für die H-Feld-Kopplung wird ein Transformator-Ersatzschaltkreis mit Hauptinduktivität (Lh) und Streuinduktivität (Ls) angenommen.



Abbildung 10. Kurvendifferenzierung der Störkopplungseffekte durch das elektrische Feld

Abbildung 11. Betriebsbereiche der Kopplungsmechanismen integrierter Schaltkreise: Aufteilung/Differenzierung von Strömen und Spannungen