Test des circuits intégrés

L'avantage principal de l'analyse de l'immunité d'un dispositif au niveau du circuit intégré (CI) est qu'un tel examen ne nécessite pas de prendre en compte l'influence de la construction dudit dispositif sur la compatibilité électromagnétique (CEM). Cette analyse inclut, par exemple, la conception du circuit imprimé (PCB), la nature et la disponibilité du connecteur, ainsi que le boîtier. L'article décrit la relation entre les tests au niveau du dispositif et au niveau du circuit intégré (CI).

Introduction

Assurer la conformité aux normes CEM devient une problématique de plus en plus exigeante. Le progrès technologique a permis de réduire la taille des composants, mais il a aussi créé un défi spécifique : contrôler l'immunité du dispositif aux interférences électromagnétiques.

Les exigences actuelles en matière d'immunité augmentent considérablement les coûts de conception et de production des dispositifs. Cependant, tester l'immunité au niveau du composant (c’est-à-dire les circuits intégrés) facilite l'identification et la prise de mesures correctives. Les résultats des tests d'immunité permettent une sélection préliminaire de circuits intégrés spécifiques (y compris les ASIC) pour un développement produit ultérieur. De plus, ils peuvent être intégrés à l’analyse des circuits intégrés et contribuer à l’optimisation des composants.

Bien qu'il existe déjà dans l'industrie des procédures de test qui ont permis d'accumuler une vaste expérience dans l'évaluation de l'immunité des circuits intégrés, le concept derrière la méthode de test actuelle introduit un certain changement. Il consiste à appliquer des impulsions de perturbation directement sur les broches des circuits intégrés testés. La forme et l'amplitude des perturbations appliquées sont spécifiquement choisies pour simuler les phénomènes typiques auxquels un circuit intégré serait exposé lors d'un test d'immunité standard du dispositif ou en fonctionnement dans un environnement perturbé.

Lors de l'utilisation, les équipements techniques, objets et dispositifs sont généralement alimentés par des signaux d’interférences impulsionnelles. Par conséquent, les tests standards des dispositifs simulent, par exemple, la génération d’étincelles sur un contact de commutateur (rafale) ou une décharge électrostatique (ESD).

Dans le cas de la méthode standard de test, l'immunité est observée en mode actif (c’est-à-dire le comportement des circuits intégrés en fonctionnement alimentés en tension). Le critère de réussite du test est le fonctionnement non perturbé du circuit intégré.

Les influences environnementales ou le test lui-même peuvent provoquer des tensions et des courants dépassant significativement les valeurs maximales spécifiées pour les circuits intégrés. L’analyse d’immunité au niveau du circuit intégré présente l’avantage de ne pas nécessiter la prise en compte de l’influence de la construction du dispositif sur la CEM. Cela inclut, par exemple, la conception du PCB, le type et la disponibilité du connecteur, ou la conception du boîtier. De plus, lors des tests d'immunité au niveau du CI, les effets des perturbations sont moins prononcés que lors des tests sur l’ensemble du dispositif — ce qui améliore la répétabilité des résultats de test. Cet article décrit le lien entre les tests sur dispositif et les tests au niveau des broches des circuits intégrés.

Tests sur dispositif

En raison de la croissance continue de la numérisation et de l'utilisation généralisée des composants électroniques, de nombreux dispositifs requièrent un niveau élevé d'immunité. Il est particulièrement important d’effectuer des tests d'immunité aux perturbations impulsionnelles lors de l'examen des objets techniques et dispositifs. Ceci est dû au fait qu'ils seront exposés à des perturbations impulsionnelles pendant leur fonctionnement et usage standard.

Figure 1. Courbe temporelle de l’impulsion rafale (test d’immunité aux transitoires rapides) selon IEC 61000-4-4

Figure 2. Courbe temporelle de l’impulsion ESD (test d’immunité aux décharges électrostatiques) selon IEC 61000-4-2

Les impulsions de perturbation appropriées (rafale et ESD) dans les tests d’immunité sont décrites dans les normes suivantes : IEC 61000-4-4 « Test d’immunité aux transitoires rapides/rafales » et IEC 61000-4-2 « Test d’immunité aux décharges électrostatiques (ESD) » :

Avec une impédance de source de 50 Ω, des impulsions d’une tension minimale de ±2 kV sont appliquées au dispositif, avec un temps de montée de 5 ns et un temps de chute de 50 ns (demi-amplitude – voir Figure 1). Ces impulsions forment les impulsions BURST. Avec une impédance de source de 330 Ω, des impulsions d’au moins ±6 kV sont appliquées au dispositif avec un temps de montée de 0,7 ns et un temps de chute de 5 ns (demi-amplitude – Figure 2).

Principes de base des tests de perturbation sur dispositif

Pour tester l'immunité, une perturbation en forme d'impulsion est appliquée au dispositif, à la fois à son emplacement prévu et indépendamment de celui-ci. L'impulsion de perturbation primaire (ESD ou rafale) de tension u(t) appliquée au dispositif provoque le passage d’un courant de perturbation impulsionnel i(t) à travers le dispositif (Figure 3). Deux mécanismes fondamentaux – couplage magnétique et couplage par champ électrique (E-champ) – bien que se produisant simultanément, doivent être considérés individuellement.

1. Couplage par champ magnétique H (inductif)

Le champ magnétique H(t) d'interférence se forme autour du conducteur transportant le courant d'interférence i(t). Plus l'impédance du circuit primaire est faible, plus le courant est élevé, et donc plus le champ magnétique H est fort.

Idéalement, l'intensité du champ autour d'un conducteur droit est déterminée par la formule (1) :



Les perturbations du champ magnétique pénètrent à travers le dispositif et les composants environnants, ainsi qu'à travers les circuits imprimés. Des boucles conductrices sont situées sur les PCB ou dans les composants (par exemple, CI, Figure 3). Les perturbations du champ magnétique génèrent une tension d'interférence secondaire u_sec(t) à travers l'inductance L – voir formule (2) :



Cette tension d'interférence peut potentiellement se produire, par exemple, dans les circuits internes du circuit intégré, ce qui peut provoquer des dysfonctionnements dans le fonctionnement de ce composant.

2. Couplage par champ électrique

L'impulsion de perturbation de base (ESD ou rafale) de la tension u(t) appliquée au dispositif provoque une chute de tension à travers l'ensemble (Figure 4). Le champ électrique E(t) est obtenu à partir de la différence de tension le long de la géométrie observée. Plus l'impédance du chemin du courant primaire est élevée, plus la différence de tension est grande, et donc plus le champ E résultant est élevé. Le champ E transfère les perturbations sous forme de courant de déplacement i(t) dans les boucles secondaires, telles que les câbles de signal et/ou les broches du circuit intégré, par couplage capacitif. Ce processus se produit via la capacité de couplage C, qui est dans la gamme des fF – voir formule (3). La tension d'interférence est générée à travers la résistance interne de la boucle secondaire par le courant couplé capacitivement i(t). Cette tension d'interférence peut être présente à la broche du circuit intégré et déclencher des perturbations dans son fonctionnement.



Dans les deux cas (couplage causé par le champ magnétique ou le champ E), la perturbation est réduite d'un facteur un (facteur du dispositif) lors de la transition du circuit de perturbation primaire à la boucle secondaire et se situe sur le système électronique actif (par exemple, le circuit intégré). Des tensions d'interférence de 6 kV, qui se produisent typiquement lors des tests ESD des dispositifs, sont réduites à des valeurs allant de 0,1 V à plusieurs centaines de volts. Cette chute dépend de l'impédance dans les circuits de perturbation primaire et secondaire.

Les circuits intégrés montés sur un circuit imprimé sont exposés aux champs magnétiques H(t) et aux champs électriques E(t).

Figure 3. Mécanismes de couplage du champ magnétique dans un dispositif électrique

Figure 4. Mécanismes de couplage du champ E dans un dispositif électrique

Figure 5. Modèle de couplage au circuit intégré par le champ magnétique

Couplage par champ magnétique (inductif) dans les circuits intégrés

La densité du flux magnétique Bst(t) pénètre les plus petites boucles conductrices (par exemple, entre le circuit intégré et le condensateur de découplage connecté – Figure 5). Une tension Ust est induite dans la boucle du circuit par le flux magnétique Φ, comme décrit dans (4) et (5) :



La tension Ust alimente un courant de perturbation vers le circuit intégré. L'impédance de cette source de perturbation est faible en raison de la formation du signal dans la boucle conductrice. Cela peut entraîner la formation de courants d'intensité élevée Ist(t).

Couplage par champ électrique E (capacitif) dans les circuits intégrés

L'intensité du champ électrique E(t) ou le courant de déplacement D(t) associé à la surface conductrice génèrent des perturbations Ist(t) dans le conducteur (Figure 6). Ces perturbations provoquent une montée de tension Ust(t) sur la surface conductrice, ce qui peut déformer les signaux logiques transmis par les pistes. Le courant de déplacement Ist(t) peut aussi se propager aux circuits intégrés et déclencher d'autres perturbations. La source de perturbation de type « champ électrique » a une impédance élevée.

Figure 6. Modèle de couplage au circuit intégré par le champ E

Figure 7. Exemple d’estimation de la tension d’interférence à la broche du circuit intégré lors du couplage des champs d’interférence électriques

Simulation

Les simulations suivantes (Figures 7...11) sont basées sur certaines simplifications. Dans la Figure 7, la génération de l’impulsion ESD a été considérablement simplifiée. Le circuit équivalent est basé sur les principes du couplage capacitif, montrés à la Figure 4.

Estimation de la tension d’interférence sur le circuit intégré

Une impulsion d’interférence positive d’amplitude 6 kV est injectée comme décharge de contact dans le circuit de perturbation primaire (Figure 7). Une tension d’interférence crête (Ust) de 1,4 kV est générée sur l’impédance primaire R1 (Figure 8). Une tension d’interférence de 13,5 V reste en contact avec la broche haute impédance du circuit intégré via un couplage capacitif (couplage par champ E) via C1. L’impédance du circuit de perturbation primaire peut être significativement plus élevée (1 kΩ), ce qui fait que la tension d’interférence à la broche du circuit intégré dépasse 100 V, posant un risque sérieux de dépassement des valeurs maximales admissibles des circuits intégrés.

Modes de couplage

Le type de couplage dépend également du rapport entre l’impédance source et l’impédance de charge, c’est-à-dire l’impédance d’entrée du circuit intégré.

Figure 8. Courbe et valeurs crêtes de la tension d’interférence couplée dans les circuits primaire et secondaire

Figure 9. Circuit équivalent des effets différenciateurs du couplage d’interférence par le champ électrique

Couplage par champ électrique E (capacitif)

Avec un temps de montée de 1 ns entraînant un taux de transfert maximal de 1 GHz, on suppose que la capacité de couplage C1 est égale à 1 pF. L’impédance X de cette capacité prend alors une valeur de 159 Ω. Lorsque la résistance d’entrée du circuit intégré est de 10 kΩ, elle est bien supérieure à la résistance source (l’impédance de C1).
En conséquence, l’impulsion d’interférence adjacente sur R2 (sur le circuit intégré) a la même forme que l’impulsion d’interférence d’origine. Cela provoque une division de tension proportionnelle via le diviseur capacitif C1, C2.



Des conditions totalement différentes surviennent lorsque l’impédance de charge est inférieure à l’impédance source. L’exemple suivant suppose R2 = 100 Ω, C1 = 10 fF.



Dans ces conditions, l’impulsion d’interférence principale se distingue dans le circuit intégré (Figures 9 et 10).

Couplage par champ magnétique H

Dans le cas du couplage avec le champ H, les conditions sont inversées. À l’état au repos :

Ric » Xss est différencié,

Ric ‹ Xss est divisé en courant.

Un résumé des mécanismes de couplage est montré à la Figure 11. Pour le couplage par champ H, un circuit équivalent transformateur avec inductance principale (Lh) et inductance de fuite (Ls) est supposé.



Figure 10. Courbe différenciant les effets de couplage d’interférence via le champ électrique

Figure 11. Zones de fonctionnement des mécanismes de couplage des circuits intégrés : division/différenciation des courants et des tensions