Тестирање интегрисаних кола

Glavna prednost analize imuniteta uređaja na nivou integrisanog kola (IC) jeste to što takvo ispitivanje ne zahteva uzimanje u obzir uticaja konstrukcije samog uređaja na elektromagnetnu kompatibilnost (EMC). Ova analiza uključuje, na primer, dizajn štampane ploče (PCB), prirodu i dostupnost konektora i kućišta. U članku je opisan odnos između testova na nivou uređaja i na nivou integrisanog kola (IC).

Uvod

Obezbeđivanje usklađenosti sa EMC standardima postaje sve zahtevnije pitanje. Tehnološki napredak omogućio je smanjenje veličine komponenti, ali je takođe stvorio specifičan izazov — kontrolu imuniteta uređaja na elektromagnetne smetnje.

Trenutni zahtevi za imunitet značajno povećavaju troškove dizajna i proizvodnje uređaja. Ipak, testiranje imuniteta na nivou komponente (tj. integrisanih kola) olakšava identifikaciju i preduzimanje korektivnih mera. Rezultati testova imuniteta omogućavaju preliminarni izbor određenih integrisanih kola (uključujući ASIC-e) za dalji razvoj proizvoda. Pored toga, mogu se uključiti u analizu integrisanih kola i doprineti optimizaciji komponenti.

Iako u industriji već postoje testne procedure koje su omogućile akumulaciju bogatog iskustva u proceni imuniteta integrisanih kola, koncept trenutne metode testiranja uvodi izvesnu promenu. Ona podrazumeva primenu smetajućih impulsa direktno na pinove testiranih integrisanih kola. Oblik i amplituda primenjenih smetnji posebno su odabrani da simuliraju tipične pojave kojima bi integrisano kolo bilo izloženo tokom standardnog testa imuniteta uređaja ili prilikom rada u uslovima smetnji.

Tokom rada, tehnička oprema, objekti i uređaji obično su napajani impulsnim smetajućim signalima. Zbog toga standardni testovi uređaja simuliraju, na primer, generisanje varnice na kontaktu prekidača (burst) ili elektrostatičko pražnjenje (ESD).

U slučaju standardne metode testiranja, imunitet se posmatra u aktivnom režimu (tj. ponašanje aktivnih integrisanih kola pod naponom). Kriterijum prolaska testa je neometan rad integrisanog kola.

Uticaji okoline ili samog testa mogu izazvati napone i struje koje značajno premašuju maksimalno specificirane vrednosti za integrisana kola. Analiza imuniteta na nivou integrisanog kola ima prednost u tome što ne zahteva uzimanje u obzir uticaja konstrukcije uređaja na EMC. To uključuje, na primer, dizajn PCB-a, tip i dostupnost konektora ili dizajn kućišta. Štaviše, tokom testiranja imuniteta na nivou IC-a, efekti smetnji su manje izraženi nego tokom testiranja celog uređaja — što rezultira boljom ponovljivošću rezultata testa. Ovaj članak opisuje vezu između testiranja uređaja i testiranja pinova integrisanih kola.

Testiranje uređaja

Zbog kontinuiranog rasta digitalizacije i široke upotrebe elektronskih komponenti, mnogi uređaji zahtevaju visok nivo imuniteta. Posebno je važno vršiti testove imuniteta na impulsne smetnje prilikom ispitivanja tehničkih objekata i uređaja. To je zbog činjenice da će oni tokom rada i standardne upotrebe biti izloženi impulsnim smetnjama.

Slika 1. Vremenska kriva burst impulsa (test imuniteta na brze prenose) prema IEC 61000-4-4

Slika 2. Vremenska kriva ESD impulsa (test imuniteta na elektrostatičko pražnjenje) prema IEC 61000-4-2

Odgovarajući smetajući impulsi (burst i ESD) u testovima imuniteta opisani su u sledećim standardima: IEC 61000-4-4 “Test imuniteta na električne brze prenose/burst” i IEC 61000-4-2 “Test imuniteta na elektrostatičko pražnjenje (ESD)”:

Sa impedansom izvora od 50 Ω, impulsi sa minimalnim naponom od ±2 kV primenjuju se na uređaj, sa vremenom porasta od 5 ns i vremenom pada od 50 ns (polu amplituda – vidi sliku 1). Ovi impulsi čine BURST impulse. Sa impedansom izvora od 330 Ω, impulsi od najmanje ±6 kV primenjuju se na uređaj sa vremenom porasta od 0,7 ns i vremenom pada od 5 ns (polu amplituda – slika 2).

Osnovni principi testiranja smetnji na uređajima

Za testiranje imuniteta, smetnja u obliku impulsa primenjuje se na uređaj, kako na predviđeno mesto, tako i nezavisno od njega. Primarni napon smetnje (ESD ili burst) u(t) primenjen na uređaj izaziva protok impulsne smetajuće struje i(t) kroz uređaj (slika 3). Dva osnovna mehanizma—magnetna sprega i sprega električnog polja (E-polje)—iako se dešavaju istovremeno, treba ih posmatrati pojedinačno.

1. Magnetna sprega H (induktivna)

Magnetno polje H(t) smetnje se formira oko provodnika kroz koji protiče smetajuća struja i(t). Što je niža impedansa primarnog kola, to je veći protok struje, a samim tim i jače magnetno polje H.

Idealno, jačina polja oko pravog provodnika određuje se formulom (1):



Smetnje magnetnog polja prodiru kroz uređaj i okolne komponente, kao i kroz štampane ploče. Petlje provodnika se nalaze na PCB-ovima ili u komponentama (npr. IC, slika 3). Smetnje magnetnog polja generišu sekundarni smetajući napon u_sec(t) preko induktivnosti L – vidi formulu (2):



Ovaj smetajući napon se može pojaviti, na primer, u unutrašnjim kolima integrisanog kola, što može izazvati nepravilnosti u radu ove komponente.

2. Sprega električnog polja

Osnovni impuls smetnje (ESD ili burst) napona u(t) primenjenog na uređaj izaziva pad napona na sklopu (slika 4). Električno polje E(t) dobija se iz razlike napona duž posmatrane geometrije. Što je viša impedansa primarnog puta struje, to je veća razlika napona, a samim tim i veće nastalo E polje. E polje prenosi smetnje kao pomerajnu struju i(t) u sekundarne petlje, kao što su signalni kablovi i/ili pinovi integrisanih kola, putem kapacitivne sprege. Ovaj proces se odvija preko kapacitivnosti sprege C, koja je u opsegu fF – vidi formulu (3). Smetajući napon se generiše preko unutrašnjeg otpora sekundarne petlje putem kapacitivno spregnute struje i(t). Ovaj smetajući napon može biti prisutan na pinu integrisanog kola i izazvati smetnje u njegovom radu.



U oba slučaja (sprege izazvane magnetnim ili električnim poljem), smetnja se smanjuje za faktor jedan (faktor uređaja) tokom prelaska sa primarnog kola smetnje na sekundarnu petlju i nalazi se na aktivnom elektronskom sistemu (npr. integrisano kolo). Smetajući naponi od 6 kV, koji se obično javljaju tokom ESD testiranja uređaja, smanjuju se na vrednosti od 0.1 V do nekoliko stotina volti. Ovaj pad zavisi od impedanse u primarnom i sekundarnom kolu smetnji.

Integrisana kola montirana na štampanoj ploči izložena su magnetnim poljima H(t) i električnim poljima E(t).

Slika 3. Mehanizmi magnetne sprege u električnom uređaju

Slika 4. Mehanizmi sprege E-polja u električnom uređaju

Slika 5. Model sprege sa integrisanim kolom putem magnetnog polja

Magnetna sprega (induktivna) u integrisanim kolima

Gustina magnetnog fluksa Bst(t) prodire u najmanje petlje provodnika (npr. između integrisanog kola i povezanog razdelnog kondenzatora – slika 5). Napon Ust se indukuje u petlji kola pomoću magnetnog fluksa Φ, kako je opisano u (4) i (5):



Napon Ust napaja smetajuću struju u integrisano kolo. Impedansa ovog izvora smetnji je niska zbog formiranja signala u petlji provodnika. Ovo može dovesti do formiranja struja visokog intenziteta Ist(t).

Električna sprega E (kapacitivna) u integrisanim kolima

Intenzitet električnog polja E(t) ili pomerajna struja D(t) povezana sa provodnom površinom generiše smetnje Ist(t) u provodniku (slika 6). Ove smetnje izazivaju porast napona Ust(t) na provodnoj površini, što može iskriviti logičke signale koji se prenose putem traka. Pomerajna struja Ist(t) takođe može doći do integrisanih kola i izazvati daljnje smetnje. Izvor smetnji tipa "električno polje" ima visoku impedansu.

Slika 6. Model sprege sa integrisanim kolom putem E-polja

Slika 7. Primer procene smetajućeg napona na pinu integrisanog kola tokom sprege električnih smetnji

Simulacija

Sledeće simulacije (slike 7...11) zasnovane su na određenim pojednostavljujućim pretpostavkama. Na slici 7, generisanje ESD impulsa je značajno pojednostavljeno. Ekvivalentno kolo se zasniva na principima kapacitivne sprege, prikazane na slici 4.

Procena smetajućeg napona na integrisanom kolu

Pozitivan impuls smetnje sa amplitudom od 6 kV se ubrizgava kao kontaktno pražnjenje u primarno kolo smetnje (slika 7). Vršni smetajući napon (Ust) od 1,4 kV se generiše na primarnoj impedansi R1 (slika 8). Smetajući napon od 13,5 V ostaje u kontaktu sa pinom integrisanog kola visoke impedanse putem kapacitivne sprege (sprege E-polja) preko C1. Impedansa primarnog kola smetnje može biti znatno veća (1 kΩ), što uzrokuje da smetajući napon na pinu integrisanog kola premaši 100 V, što predstavlja ozbiljan rizik od prekoračenja maksimalno dozvoljenih vrednosti za integrisana kola.

Režimi sprege

Vrsta sprege takođe zavisi od odnosa između impedanse izvora i impedanse opterećenja, tj. ulazne impedanse integrisanog kola.

Slika 8. Kriva i vršne vrednosti spregnutog smetajućeg napona u primarnom i sekundarnom kolu

Slika 9. Ekvivalentno kolo diferencijacije efekata smetnji usled sprege električnog polja

Sprega električnog polja E (kapacitivna)

Sa vremenom porasta od 1 ns, što rezultira maksimalnim brzinom prenosa od 1 GHz, pretpostavlja se da kapacitivnost sprege C1 iznosi 1 pF. Impedansa X ove kapacitivnosti tada dostiže vrednost od 159 Ω. Kada je ulazni otpor integrisanog kola 10 kΩ, on je znatno veći od otpornosti izvora (impedansa C1).
Kao rezultat, susedni smetajući impuls na R2 (na integrisanom kolu) ima isti oblik talasa kao originalni impuls smetnje. Ovo izaziva proporcionalnu podelu napona putem kapacitivnog delioca C1, C2.



Potpuno drugačiji uslovi nastaju kada je impedansa opterećenja manja od impedanse izvora. Sledeći primer pretpostavlja R2 = 100 Ω, C1 = 10 fF.



U ovim uslovima, glavni impuls smetnje se diferencira u integrisanom kolu (slike 9 i 10).

Sprega magnetnog polja H

U slučaju sprege sa H-poljem, uslovi su obrnuti. U stanju mirovanja:

Ric » Xss se diferencira,

Ric ‹ Xss se deli struja.

Rezime mehanizama sprege prikazan je na slici 11. Za spregu H-polja, pretpostavlja se transformatorsko ekvivalentno kolo sa glavnom induktivnošću (Lh) i rasipnom induktivnošću (Ls).



Slika 10. Kriva diferenciranja efekata smetnji usled sprege električnog polja

Slika 11. Radne oblasti mehanizama sprege na integrisanom kolu: deljenje/diferenciranje struja i napona