Тестирование интегральных схем

Основное преимущество анализа устойчивости устройства на уровне интегральной схемы (ИС) заключается в том, что такое исследование не требует учета влияния конструкции самого устройства на электромагнитную совместимость (ЭМС). Этот анализ включает, например, проектирование печатной платы (PCB), характер и доступность разъема, а также корпуса. В статье описывается взаимосвязь между испытаниями на уровне устройства и на уровне интегральной схемы (ИС).

Введение

Обеспечение соответствия стандартам ЭМС становится все более сложной задачей. Технологический прогресс позволил уменьшить размер компонентов, но также создал определенную проблему — контроль устойчивости устройства к электромагнитным помехам.

Современные требования к устойчивости существенно увеличивают затраты на проектирование и производство устройств. Однако тестирование устойчивости на уровне компонентов (т.е. интегральных схем) облегчает выявление и реализацию корректирующих мер. Результаты испытаний на устойчивость позволяют предварительно отобрать конкретные интегральные схемы (включая ASIC) для дальнейшей разработки продукта. Кроме того, они могут быть включены в анализ интегральных схем и способствовать оптимизации компонентов.

Несмотря на то что в отрасли уже существуют процедуры испытаний, позволившие накопить значительный опыт оценки устойчивости интегральных схем, концепция текущего метода испытаний вносит определенные изменения. Она заключается в подаче импульсов помех непосредственно на выводы тестируемых интегральных схем. Форма и амплитуда подаваемых помех специально подбираются для имитации типичных явлений, которым может подвергаться интегральная схема при стандартных испытаниях на устойчивость устройства или при работе в зашумленной среде.

Во время эксплуатации техническое оборудование, объекты и устройства обычно подвергаются воздействию импульсных помех. Поэтому стандартные испытания устройств имитируют, например, возникновение искры при размыкании контакта (burst) или электростатический разряд (ESD).

В случае стандартного метода испытаний устойчивость наблюдается в активном режиме (т.е. при работе интегральных схем под напряжением). Критерием прохождения испытания является бесперебойная работа интегральной схемы.

Воздействие окружающей среды или само испытание могут вызывать напряжения и токи, значительно превышающие максимально допустимые значения для интегральных схем. Преимущество анализа устойчивости на уровне интегральных схем заключается в том, что нет необходимости учитывать влияние конструкции устройства на ЭМС. Это включает, например, проектирование печатной платы, тип и доступность разъема или конструкцию корпуса. Кроме того, при тестировании устойчивости на уровне ИС эффекты помех выражены в меньшей степени, чем при тестировании всего устройства — это обеспечивает лучшую повторяемость результатов испытаний. В статье описывается связь между тестированием устройств и тестированием на уровне выводов интегральных схем.

Испытания устройств

Из-за постоянного роста цифровизации и широкого использования электронных компонентов многим устройствам требуется высокий уровень устойчивости. Особенно важно проводить испытания на устойчивость к импульсным помехам при исследовании технических объектов и устройств. Это связано с тем, что они будут подвергаться импульсным помехам во время эксплуатации и стандартного использования.

Рисунок 1. Временная диаграмма импульса burst (испытание на устойчивость к быстрым переходным процессам) согласно IEC 61000-4-4

Рисунок 2. Временная диаграмма импульса ESD (испытание на устойчивость к электростатическим разрядам) согласно IEC 61000-4-2

Соответствующие импульсы помех (burst и ESD) в испытаниях на устойчивость описаны в следующих стандартах: IEC 61000-4-4 «Испытание на устойчивость к быстрым переходным процессам» и IEC 61000-4-2 «Испытание на устойчивость к электростатическим разрядам»:

При сопротивлении источника 50 Ом на устройство подаются импульсы с минимальным напряжением ±2 кВ, временем нарастания 5 нс и спадом 50 нс (половина амплитуды – см. рисунок 1). Эти импульсы формируют импульсы BURST. При сопротивлении источника 330 Ом на устройство подаются импульсы не менее ±6 кВ с временем нарастания 0,7 нс и спадом 5 нс (половина амплитуды – рисунок 2).

Основные принципы тестирования устройства на помехи

Для проверки устойчивости на устройство подается помеха в форме импульса, как в предназначенном для этого месте, так и независимо от него. Первичный импульс помехи (ESD или burst) напряжения u(t), подаваемый на устройство, вызывает прохождение импульсного тока помехи i(t) через устройство (рисунок 3). Два основных механизма — магнитная и электрическая (E-поле) индукция — хотя и происходят одновременно, должны рассматриваться отдельно.

1. Магнитная индукция поля H (индуктивная)

Помеха магнитного поля H(t) формируется вокруг проводника, по которому проходит ток помехи i(t). Чем ниже импеданс первичной цепи, тем выше ток, а следовательно — тем сильнее магнитное поле H.

В идеале напряженность поля вокруг прямого проводника определяется по формуле (1):



Магнитные помехи проникают через устройство и окружающие компоненты, а также через печатные платы. Петли проводников находятся на PCB или внутри компонентов (например, ИС, рисунок 3). Магнитные помехи создают вторичное помеховое напряжение u_sec(t) на индуктивности L – см. формулу (2):



Это помеховое напряжение может, например, возникать во внутренних цепях интегральной схемы, что может вызвать сбои в работе этого компонента.

2. Электрическая индукция поля

Основной импульс помехи (ESD или burst) напряжения u(t), подаваемый на устройство, вызывает падение напряжения на сборке (рисунок 4). Электрическое поле E(t) получается из разности напряжений вдоль наблюдаемой геометрии. Чем выше импеданс первичного пути тока, тем больше разность напряжений, а значит — тем выше результирующее электрическое поле E. Электрическое поле передает помехи в виде тока смещения i(t) во вторичных петлях, таких как сигнальные кабели и/или выводы интегральной схемы, посредством емкостной связи. Этот процесс происходит через емкостную связь C, находящуюся в диапазоне фемтофарад — см. формулу (3). Напряжение помехи создается на внутреннем сопротивлении вторичной цепи за счет емкостно связанного тока i(t). Это помеховое напряжение может возникать на выводе интегральной схемы и вызывать сбои в её работе.



В обоих случаях (связь, вызванная магнитным или электрическим полем) помеха ослабляется на один коэффициент (device factor) при переходе от первичной цепи помехи к вторичной петле и воздействует на активную электронную систему (например, интегральную схему). Напряжения помех до 6 кВ, которые обычно возникают при испытаниях устройств на ESD, уменьшаются до значений от 0,1 В до нескольких сотен вольт. Это снижение зависит от импеданса в первичной и вторичной цепях помех.

Интегральные схемы, установленные на печатной плате, подвержены воздействию магнитных полей H(t) и электрических полей E(t).

Рисунок 3. Механизмы индукции магнитного поля в электрическом устройстве

Рисунок 4. Механизмы индукции электрического поля в электрическом устройстве

Рисунок 5. Модель связи с интегральной схемой через магнитное поле

Индуктивная связь магнитного поля в интегральных схемах

Плотность магнитного потока Bst(t) проникает в самые малые петли проводников (например, между интегральной схемой и подключенным развязывающим конденсатором — рисунок 5). Напряжение Ust индуцируется в петле цепи магнитным потоком Φ, как описано в формулах (4) и (5):



Напряжение Ust подает ток помехи в интегральную схему. Импеданс этого источника помехи низкий из-за формирования сигнала в петле проводника. Это может привести к возникновению токов высокой интенсивности Ist(t).

Емкостная связь электрического поля в интегральных схемах

Напряженность электрического поля E(t) или ток смещения D(t), связанный с проводящей поверхностью, генерирует помехи Ist(t) в проводнике (рисунок 6). Эти помехи вызывают рост напряжения Ust(t) на проводящей поверхности, что может исказить логические сигналы, передаваемые по дорожкам. Ток смещения Ist(t) также может проникать в интегральные схемы и вызывать дальнейшие нарушения. Источник помех типа «электрическое поле» обладает высоким импедансом.

Рисунок 6. Модель связи с интегральной схемой через электрическое поле

Рисунок 7. Пример оценки напряжения помехи на выводе интегральной схемы при связи с электрическими помехами

Моделирование

Следующие моделирования (рисунки 7...11) основаны на определённых упрощениях. На рисунке 7 генерация импульса ESD была значительно упрощена. Эквивалентная схема основана на принципах емкостной связи, показанных на рисунке 4.

Оценка напряжения помех на интегральной схеме

Положительный импульс помехи с амплитудой 6 кВ вводится как контактный разряд в первичную цепь помех (рисунок 7). Пиковое напряжение помехи (Ust) в 1,4 кВ возникает на первичном сопротивлении R1 (рисунок 8). Напряжение помехи в 13,5 В сохраняется в контакте с высокоимпедансным выводом интегральной схемы через емкостную связь (связь через E-поле) через C1. Импеданс первичной цепи помех может быть значительно выше (1 кОм), что вызывает повышение напряжения помехи на выводе интегральной схемы выше 100 В, что представляет серьёзный риск превышения предельно допустимых значений для интегральных схем.

Режимы связи

Тип связи также зависит от соотношения импеданса источника к импедансу нагрузки, т.е. входному импедансу интегральной схемы.

Рисунок 8. Кривая и пиковые значения наведенного напряжения помех в первичной и вторичной цепях

Рисунок 9. Эквивалентная схема дифференцирующих эффектов связи помех через электрическое поле

Емкостная связь электрического поля E

При времени нарастания 1 нс, соответствующем максимальной частоте передачи 1 ГГц, предполагается, что емкость связи C1 составляет 1 пФ. Импеданс X этой емкости тогда составляет 159 Ом. Когда входное сопротивление интегральной схемы составляет 10 кОм, оно значительно превышает сопротивление источника (импеданс C1).
В результате соседний импульс помех на R2 (на интегральной схеме) имеет ту же форму, что и исходный импульс помех. Это вызывает пропорциональное деление напряжения через емкостный делитель C1, C2.



Совершенно иные условия возникают, когда импеданс нагрузки меньше импеданса источника. В следующем примере предполагается R2 = 100 Ом, C1 = 10 фФ.



В этих условиях основной импульс помех дифференцируется в интегральной схеме (рисунки 9 и 10).

Связь с магнитным полем H

В случае связи с H-полем условия противоположные. В режиме холостого хода:

Ric » Xss — дифференцируется,

Ric ‹ Xss — происходит деление тока.

Обобщение механизмов связи показано на рисунке 11. Для связи через H-поле используется эквивалентная схема трансформатора с основной индуктивностью (Lh) и рассеянной индуктивностью (Ls).



Рисунок 10. Кривая, дифференцирующая эффекты связи помех через электрическое поле

Рисунок 11. Области действия механизмов связи интегральной схемы: деление/дифференцирование токов и напряжений