Prueba de circuitos integrados

La principal ventaja del análisis de inmunidad del dispositivo a nivel de circuito integrado (CI) es que dicha prueba no requiere tener en cuenta la influencia del diseño del propio dispositivo en la compatibilidad electromagnética (EMC). Este análisis incluye, por ejemplo, el diseño de la placa de circuito impreso (PCB), la naturaleza y disponibilidad de conectores y carcasas. En el artículo se describe la relación entre las pruebas a nivel de dispositivo y a nivel de circuito integrado (CI).

Introducción

Asegurar el cumplimiento de los estándares EMC se está convirtiendo en un desafío cada vez mayor. El avance tecnológico ha permitido reducir el tamaño de los componentes, pero también ha creado un desafío específico: controlar la inmunidad del dispositivo a las interferencias electromagnéticas.

Los requisitos actuales de inmunidad aumentan significativamente los costos de diseño y producción de los dispositivos. Sin embargo, realizar pruebas de inmunidad a nivel de componente (es decir, de circuitos integrados) facilita la identificación y la toma de medidas correctivas. Los resultados de las pruebas de inmunidad permiten una selección preliminar de ciertos circuitos integrados (incluidos los ASIC) para el desarrollo posterior del producto. Además, pueden incorporarse en el análisis de los circuitos integrados y contribuir a la optimización de los componentes.

Aunque ya existen procedimientos de prueba en la industria que han permitido acumular una amplia experiencia en la evaluación de la inmunidad de los circuitos integrados, el concepto del método de prueba actual introduce un cierto cambio. Este implica la aplicación de impulsos interferentes directamente a los pines de los circuitos integrados probados. La forma y amplitud de las interferencias aplicadas se seleccionan especialmente para simular fenómenos típicos a los que un circuito integrado estaría expuesto durante una prueba estándar de inmunidad del dispositivo o durante su funcionamiento en condiciones de interferencia.

Durante el funcionamiento, los equipos técnicos, objetos y dispositivos suelen estar alimentados con señales interferentes pulsadas. Por ello, las pruebas estándar de dispositivos simulan, por ejemplo, la generación de chispas en contactos de interruptores (burst) o una descarga electrostática (ESD).

En el caso del método de prueba estándar, la inmunidad se evalúa en modo activo (es decir, el comportamiento de los circuitos integrados activos bajo tensión). El criterio de aprobación de la prueba es el funcionamiento sin perturbaciones del circuito integrado.

Los efectos del entorno o de la propia prueba pueden generar tensiones y corrientes que superan significativamente los valores máximos especificados para los circuitos integrados. El análisis de inmunidad a nivel de circuito integrado tiene la ventaja de no requerir la consideración del diseño del dispositivo en la EMC. Esto incluye, por ejemplo, el diseño de la PCB, el tipo y disponibilidad de conectores o el diseño de la carcasa. Además, durante las pruebas de inmunidad a nivel de CI, los efectos de interferencia son menos pronunciados que durante las pruebas del dispositivo completo, lo que resulta en una mejor repetibilidad de los resultados. Este artículo describe la relación entre la prueba del dispositivo y la prueba de los pines de los circuitos integrados.

Prueba del dispositivo

Debido al continuo crecimiento de la digitalización y al amplio uso de componentes electrónicos, muchos dispositivos requieren un alto nivel de inmunidad. Es especialmente importante realizar pruebas de inmunidad a interferencias pulsadas durante la evaluación de objetos técnicos y dispositivos. Esto se debe al hecho de que estarán expuestos a interferencias pulsadas durante su funcionamiento y uso estándar.

Figura 1. Curva temporal del impulso burst (prueba de inmunidad a transitorios rápidos) según IEC 61000-4-4

Figura 2. Curva temporal del impulso ESD (prueba de inmunidad a descarga electrostática) según IEC 61000-4-2

Los impulsos interferentes adecuados (burst y ESD) en las pruebas de inmunidad se describen en las siguientes normas: IEC 61000-4-4 “Prueba de inmunidad a transitorios eléctricos rápidos/burst” e IEC 61000-4-2 “Prueba de inmunidad a descarga electrostática (ESD)”:

Con una impedancia de fuente de 50 Ω, se aplican al dispositivo impulsos con una tensión mínima de ±2 kV, con un tiempo de subida de 5 ns y un tiempo de caída de 50 ns (semiamplitud – ver figura 1). Estos impulsos constituyen los impulsos BURST. Con una impedancia de fuente de 330 Ω, se aplican al dispositivo impulsos de al menos ±6 kV con un tiempo de subida de 0,7 ns y un tiempo de caída de 5 ns (semiamplitud – figura 2).

Principios básicos de las pruebas de interferencias en dispositivos

Para las pruebas de inmunidad, se aplica una interferencia en forma de impulso al dispositivo, tanto en el lugar previsto como independientemente de él. La tensión primaria de interferencia (ESD o burst) u(t) aplicada al dispositivo provoca el paso de una corriente de interferencia impulsiva i(t) a través del dispositivo (figura 3). Dos mecanismos básicos—acoplamiento magnético y acoplamiento de campo eléctrico (campo E)—aunque ocurren simultáneamente, deben considerarse por separado.

1. Acoplamiento magnético H (inductivo)

El campo magnético H(t) de la interferencia se forma alrededor del conductor por el que fluye la corriente de interferencia i(t). Cuanto menor es la impedancia del circuito primario, mayor es el flujo de corriente y, por tanto, más fuerte es el campo magnético H.

Idealmente, la intensidad del campo alrededor de un conductor recto se determina por la fórmula (1):



Las interferencias del campo magnético penetran en el dispositivo y los componentes circundantes, así como en las placas de circuito impreso. Los lazos de los conductores se encuentran en las PCB o en los componentes (por ejemplo, CI, figura 3). Las interferencias del campo magnético generan una tensión interferente secundaria u_sec(t) a través de la inductancia L – ver fórmula (2):



Esta tensión interferente puede aparecer, por ejemplo, en los circuitos internos del circuito integrado, lo que puede provocar fallos en el funcionamiento de este componente.

2. Acoplamiento de campo eléctrico

El impulso básico de interferencia (ESD o burst) de tensión u(t) aplicado al dispositivo provoca una caída de tensión en el circuito (figura 4). El campo eléctrico E(t) se obtiene de la diferencia de tensión a lo largo de la geometría observada. Cuanto mayor es la impedancia del camino primario de corriente, mayor es la diferencia de tensión y, por tanto, más intenso el campo E generado. El campo E transmite interferencias como una corriente de desplazamiento i(t) en lazos secundarios, como cables de señal y/o pines de circuitos integrados, mediante acoplamiento capacitivo. Este proceso ocurre a través de una capacitancia de acoplamiento C, que está en el rango de fF – ver fórmula (3). Se genera una tensión interferente a través de la resistencia interna del lazo secundario mediante la corriente i(t) acoplada capacitiva. Esta tensión interferente puede estar presente en el pin del circuito integrado y causar interferencias en su funcionamiento.



En ambos casos (acoplamientos causados por campo magnético o campo eléctrico), la interferencia se reduce en un factor (factor del dispositivo) al pasar del circuito primario de interferencia al lazo secundario y se encuentra en el sistema electrónico activo (por ejemplo, un circuito integrado). Las tensiones de interferencia de 6 kV, que normalmente ocurren durante las pruebas ESD del dispositivo, se reducen a valores de 0.1 V hasta varios cientos de voltios. Esta caída depende de la impedancia en el circuito primario y secundario de interferencia.

Los circuitos integrados montados en placas de circuito impreso están expuestos a campos magnéticos H(t) y campos eléctricos E(t).

Figura 3. Mecanismos de acoplamiento magnético en un dispositivo eléctrico

Figura 4. Mecanismos de acoplamiento de campo E en un dispositivo eléctrico

Figura 5. Modelo de acoplamiento con un circuito integrado mediante campo magnético

Acoplamiento magnético (inductivo) en circuitos integrados

La densidad del flujo magnético Bst(t) penetra en los lazos de conductor más pequeños (por ejemplo, entre un circuito integrado y un condensador de desacoplo conectado – figura 5). La tensión Ust se induce en el lazo del circuito mediante el flujo magnético Φ, como se describe en (4) y (5):



La tensión Ust alimenta una corriente de interferencia al circuito integrado. La impedancia de esta fuente de interferencia es baja debido a la formación de señales en el lazo del conductor. Esto puede llevar a la formación de corrientes de alta intensidad Ist(t).

Acoplamiento eléctrico E (capacitivo) en circuitos integrados

La intensidad del campo eléctrico E(t) o la corriente de desplazamiento D(t) asociada con la superficie conductora genera interferencias Ist(t) en el conductor (figura 6). Estas interferencias provocan un aumento de la tensión Ust(t) en la superficie conductora, lo que puede distorsionar las señales lógicas que se transmiten a través de las pistas. La corriente de desplazamiento Ist(t) también puede llegar a los circuitos integrados y provocar interferencias adicionales. La fuente de interferencias del tipo "campo eléctrico" tiene una alta impedancia.

Figura 6. Modelo de acoplamiento con un circuito integrado mediante campo E

Figura 7. Ejemplo de evaluación de la tensión interferente en el pin de un circuito integrado durante el acoplamiento de interferencias eléctricas

Simulación

Las siguientes simulaciones (figuras 7...11) se basan en ciertas suposiciones simplificadoras. En la figura 7, la generación de un pulso ESD se ha simplificado significativamente. El circuito equivalente se basa en los principios del acoplamiento capacitivo mostrados en la figura 4.

Evaluación del voltaje perturbador en el circuito integrado

Un pulso positivo de interferencia con una amplitud de 6 kV se inyecta como descarga por contacto en el circuito primario de interferencia (figura 7). Un voltaje perturbador máximo (Ust) de 1,4 kV se genera en la impedancia primaria R1 (figura 8). Un voltaje perturbador de 13,5 V permanece en contacto con el pin del circuito integrado de alta impedancia mediante acoplamiento capacitivo (acoplamiento de campo E) a través de C1. La impedancia del circuito primario de interferencia puede ser considerablemente mayor (1 kΩ), lo que provoca que el voltaje perturbador en el pin del circuito integrado supere los 100 V, lo que representa un riesgo serio de exceder los valores máximos permitidos para los circuitos integrados.

Modos de acoplamiento

El tipo de acoplamiento también depende de la relación entre la impedancia de la fuente y la impedancia de carga, es decir, la impedancia de entrada del circuito integrado.

Figura 8. Curva y valores pico del voltaje perturbador acoplado en el circuito primario y secundario

Figura 9. Circuito equivalente de diferenciación de los efectos de interferencia debidos al acoplamiento de campo eléctrico

Acoplamiento de campo eléctrico E (capacitivo)

Con un tiempo de subida de 1 ns, lo que da como resultado una velocidad de transferencia máxima de 1 GHz, se supone que la capacitancia de acoplamiento C1 es de 1 pF. La impedancia X de esta capacitancia alcanza entonces un valor de 159 Ω. Cuando la resistencia de entrada del circuito integrado es de 10 kΩ, esta es mucho mayor que la impedancia de la fuente (impedancia de C1).
Como resultado, el impulso perturbador adyacente en R2 (en el circuito integrado) tiene la misma forma de onda que el impulso de interferencia original. Esto provoca una división proporcional del voltaje a través del divisor capacitivo C1, C2.



Condiciones completamente diferentes surgen cuando la impedancia de carga es menor que la impedancia de la fuente. El siguiente ejemplo supone R2 = 100 Ω, C1 = 10 fF.



En estas condiciones, el impulso de interferencia principal se diferencia en el circuito integrado (figuras 9 y 10).

Acoplamiento de campo magnético H

En el caso del acoplamiento con el campo H, las condiciones son opuestas. En estado de reposo:

Ric » Xss se diferencia,

Ric ‹ Xss se divide la corriente.

El resumen de los mecanismos de acoplamiento se muestra en la figura 11. Para el acoplamiento del campo H, se supone un circuito equivalente de transformador con inductancia principal (Lh) e inductancia de fuga (Ls).



Figura 10. Curva de diferenciación de los efectos de interferencia debidos al acoplamiento del campo eléctrico

Figura 11. Áreas de funcionamiento de los mecanismos de acoplamiento en el circuito integrado: división/diferenciación de corrientes y voltajes