Testování integrovaných obvodů

Hlavní výhodou analýzy odolnosti zařízení vůči rušení na úrovni integrovaného obvodu (IC) je to, že při takovémto zkoumání není nutné brát v úvahu vliv konstrukce daného zařízení na elektromagnetickou kompatibilitu (EMC). Tato analýza zahrnuje například návrh tištěného spoje (PCB), typ a dostupnost konektoru či pouzdro. Článek popisuje vztah mezi testy na úrovni zařízení a na úrovni integrovaných obvodů.

Úvod

Dodržování EMC norem se stává stále náročnějším úkolem. Technologický pokrok umožnil zmenšení součástek, ale také vytvořil specifickou výzvu – kontrolu odolnosti zařízení vůči elektromagnetickému rušení.

Současné požadavky na odolnost vůči rušení výrazně zvyšují náklady na vývoj a výrobu zařízení. Testování odolnosti na úrovni komponent (tj. integrovaných obvodů) však usnadňuje identifikaci a přijetí nápravných opatření. Výsledky testů odolnosti umožňují předběžný výběr určitých integrovaných obvodů (včetně ASIC) pro další vývoj produktu. Mohou také být využity v analýze integrovaných obvodů a přispět k optimalizaci součástek.

Ačkoliv v průmyslu již existují testovací metody, které umožnily rozsáhlé zkušenosti s hodnocením odolnosti integrovaných obvodů, koncept současné testovací metody přináší určitou změnu. Rušivé impulzy jsou přímo aplikovány na piny testovaných integrovaných obvodů. Tvar a amplituda aplikovaných rušení jsou speciálně zvoleny tak, aby simulovaly typické jevy, kterým je integrovaný obvod vystaven během standardního testu zařízení na rušení nebo při provozu v rušeném prostředí.

V provozu jsou technická zařízení, objekty a systémy obvykle vystaveny pulzním rušivým signálům. Proto standardní testy zařízení simulují například jiskření na spínacím kontaktu (Burst) nebo elektrostatický výboj (ESD).

Při standardním testovacím postupu se sleduje odolnost během aktivního provozu (tj. chování napájených integrovaných obvodů). Kritériem pro úspěch je bezporuchový provoz integrovaného obvodu.

Vlivy prostředí nebo samotný test mohou způsobit napětí a proudy, které výrazně překračují maximální specifikované hodnoty pro integrované obvody. Analýza odolnosti na úrovni IC má tu výhodu, že není nutné brát v úvahu vliv konstrukce zařízení na EMC. To zahrnuje například návrh tištěného spoje, typ konektoru a jeho dostupnost či konstrukci pouzdra. Navíc jsou při testech na úrovni IC rušivé vlivy méně výrazné než při testech celého zařízení – což vede k lepší opakovatelnosti výsledků testů. Tento článek popisuje spojení mezi testy zařízení a testy integrovaných obvodů na úrovni pinů.

Testy zařízení

V důsledku neustálého růstu digitalizace a širokého použití elektronických součástek potřebuje mnoho zařízení vysokou úroveň odolnosti vůči rušení. Je zvláště důležité provádět testy odolnosti vůči impulsnímu rušení při zkoumání technických objektů a zařízení. To je způsobeno tím, že jsou během provozu a standardního použití vystaveny impulsnímu rušení.

Obrázek 1. Časový průběh burst impulsu (test odolnosti vůči rychlým impulzům) podle IEC 61000-4-4

Obrázek 2. Časový průběh ESD impulsu (test odolnosti vůči elektrostatickému výboji) podle IEC 61000-4-2

Příslušné rušivé impulzy (Burst a ESD) v testech odolnosti jsou popsány v následujících normách: IEC 61000-4-4 „Elektrický rychlý impuls / Burst test odolnosti“ a IEC 61000-4-2 „Test odolnosti vůči elektrostatickému výboji (ESD)“:

Při zdrojové impedanci 50 Ω jsou na zařízení aplikovány impulzy s minimálním napětím ±2 kV, s náběhovým časem 5 ns a klesacím časem 50 ns (poloviční šířka – viz obrázek 1). Tyto impulzy tvoří BURST impulzy. Při zdrojové impedanci 330 Ω jsou na zařízení aplikovány impulzy minimálně ±6 kV s náběhovým časem 0,7 ns a klesacím časem 5 ns (poloviční šířka – obrázek 2).

Základní principy testování rušení zařízení

Pro ověření odolnosti vůči rušení je zařízení vystaveno rušivému impulzu, a to jak na jeho určeném místě, tak nezávisle na něm. Primární rušivý impuls (ESD nebo Burst) s napětím u(t) vyvolává pulzní rušivý proud i(t), který protéká zařízením (Obrázek 3). Dva základní mechanismy – magnetická vazba a elektrická vazba polem (E-pole) – sice působí současně, měly by však být posuzovány samostatně.

1. Magnetická vazba H (induktivní)

Magnetické pole H(t) se vytváří kolem vodiče, kterým protéká rušivý proud i(t). Čím nižší je impedance primárního obvodu, tím vyšší je proud a tím silnější magnetické pole H.

Ideálně se intenzita pole kolem přímého vodiče určuje podle vzorce (1):



Magnetické rušení proniká přes zařízení a okolní komponenty i skrze tištěné spoje. Vodiče jsou vedeny na PCB nebo uvnitř součástek (např. IC, Obrázek 3). Magnetické rušení generuje sekundární rušivé napětí u_sec(t) na indukčnosti L – viz vzorec (2):



Toto rušivé napětí se může například objevit v interních obvodech integrovaného obvodu a způsobit jeho nesprávnou funkci.

2. Elektrická vazba pole

Základní rušivý impuls (ESD nebo Burst) s napětím u(t), aplikovaný na zařízení, způsobuje pokles napětí na sestavě (Obrázek 4). Elektrické pole E(t) vzniká z napěťového rozdílu podél sledované geometrie. Čím vyšší impedance primární cesty proudu, tím větší napěťový rozdíl a tím silnější výsledné E-pole. E-pole přenáší rušení jako posunový proud i(t) do sekundárních smyček, jako jsou signálové vodiče a/nebo piny integrovaného obvodu, kapacitní vazbou. Tento proces probíhá přes vazební kapacitu C, která je v řádu fF – viz vzorec (3). Rušivé napětí vzniká přes kapacitně vázaný proud i(t) a vnitřní odpor sekundární smyčky. Toto rušivé napětí může být přítomné na pinu integrovaného obvodu a vyvolat provozní poruchy.



V obou případech (vazba magnetickým polem nebo E-polem) je rušení při přechodu z primárního rušivého obvodu do sekundární smyčky, která je součástí aktivního elektronického systému (např. integrovaného obvodu), sníženo o faktor jedna (faktor zařízení). Rušivá napětí 6 kV, která se typicky vyskytují při ESD testech zařízení, jsou snížena na hodnoty od 0,1 V až po několik stovek voltů. Toto snížení závisí na impedanci primárních a sekundárních rušivých obvodů.

Integrované obvody namontované na tištěném spoji jsou vystaveny magnetickým polím H(t) i elektrickým polím E(t).

Obrázek 3. Mechanismy magnetické vazby v elektrickém zařízení

Obrázek 4. Mechanismy vazby E-pole v elektrickém zařízení

Obrázek 5. Model vazby na integrovaný obvod magnetickým polem

Magnetická (induktivní) vazba v integrovaných obvodech

Magnetická indukce Bst(t) proniká do nejmenších vodičových smyček (např. mezi integrovaným obvodem a připojeným odrušovacím kondenzátorem – Obrázek 5). Napětí Ust je indukováno magnetickým tokem Φ v obvodu, jak je popsáno ve vzorcích (4) a (5):



Napětí Ust dodává integrovanému obvodu rušivý proud. Impedance tohoto rušivého zdroje je kvůli generování signálu v obvodu nízká. To může vést ke vzniku vysoce intenzivních proudů Ist(t).

Elektrická (kapacitní) vazba pole v integrovaných obvodech

Elektrická intenzita pole E(t) nebo posunový proud D(t) spojený s vodivým povrchem vyvolává rušení Ist(t) ve vodiči (Obrázek 6). Toto rušení způsobuje nárůst napětí Ust(t) na vodivém povrchu, které může zkreslit logické signály přenášené po vodičích. Posunový proud Ist(t) může také proniknout do integrovaných obvodů a vyvolat další rušení. Rušivý zdroj typu „elektrické pole“ má vysokou impedanci.

Obrázek 6. Model vazby na integrovaný obvod elektrickým polem

Obrázek 7. Příklad odhadu rušivého napětí na pinu integrovaného obvodu při vazbě elektrických rušivých polí

Simulace

Následující simulace (obr. 7...11) jsou založeny na určitých zjednodušeních. Na obrázku 7 byla tvorba ESD impulzu výrazně zjednodušena. Náhradní schéma vychází z principů kapacitního přenosu, které jsou zobrazeny na obrázku 4.

Odhad rušivého napětí na integrovaném obvodu

Kladný rušivý impuls s amplitudou 6 kV je přiveden jako kontaktní výboj do primárního rušivého obvodu (obr. 7). Na primární impedanci R1 vznikne špičkové rušivé napětí (Ust) 1,4 kV (obr. 8). Přes kapacitní vazbu (E-pole) přes C1 zůstává na vysoce odporovém pinu integrovaného obvodu rušivé napětí 13,5 V. Impedance primárního rušivého obvodu může být výrazně vyšší (1 kΩ), čímž rušivé napětí na pinu integrovaného obvodu může překročit 100 V, což představuje vážné riziko překročení maximálních povolených hodnot integrovaných obvodů.

Druhy vazeb

Druh vazby závisí také na poměru zdrojové impedance k zátěžové impedanci, tedy na vstupní impedanci integrovaného obvodu.

Obrázek 8. Křivky a špičkové hodnoty rušivého napětí spojeného v primárních a sekundárních obvodech

Obrázek 9. Náhradní schéma diferenčních efektů rušivého přenosu přes elektrické pole

Elektrické pole E (kapacitní) vazba

Při náběhové době 1 ns, což odpovídá maximální přenosové rychlosti 1 GHz, se předpokládá, že kapacita vazby C1 je 1 pF. Impedance X této kapacity pak nabývá hodnoty 159 Ω. Pokud je vstupní odpor integrovaného obvodu 10 kΩ, je tento výrazně větší než zdrojový odpor (impedance C1).
Tím pádem má sousední rušivý impuls na R2 (na integrovaném obvodu) stejný tvar jako původní rušivý impuls. To vede k úměrnému dělení napětí přes kapacitní dělič C1, C2.



Zcela jiné podmínky nastávají, pokud je zátěžová impedance menší než zdrojová impedance. V následujícím příkladu je předpokládáno R2 = 100 Ω, C1 = 10 fF.



Za těchto podmínek je hlavní rušivý impuls v integrovaném obvodu diferencován (obr. 9 a 10).

Magnetické pole H vazba

V případě vazby přes H-pole se podmínky obracejí. Na volnoběh:

Ric » Xss je diferencováno,

Ric ‹ Xss je rozděleno proudem.

Shrnutí mechanismů vazby ukazuje obrázek 11. Pro H-pólovou vazbu je předpokládáno náhradní schéma transformátoru s hlavní indukčností (Lh) a rozptylovou indukčností (Ls).



Obrázek 10. Diferencování křivek rušivých přenosových efektů přes elektrické pole

Obrázek 11. Provozní oblasti mechanismů vazby integrovaných obvodů: rozdělení/diferencování proudů a napětí